ADC基本參數有哪些?如何提高ADC的性能?
[關鍵字]：ADC 指數 模擬數字轉換器
[導讀] 為增進大家對ADC模擬數字轉換器的認識，本文將對ADC模擬數字轉換器基本參數以及提高ADC模擬數字轉換器性能的建議予以介紹。
ADC在進行模數轉換時，一般要經過采樣、量化和編碼這幾個步驟。為增進大家對ADC模擬數字轉換器的認識，本文將對ADC模擬數字轉換器基本參數以及提高ADC模擬數字轉換器性能的建議予以介紹。
|
|  |  |
|
|
|
|
一、ADC基本參數
1) 位寬
即前一節(jié)提到的量化位數，常見的有8bit，10bit，12bit，16bit，24bit。比較少見的部分高速ADC有6bit~8bit。
2) 分辨率
ADC所能分辨的最小量化信號的能力，最小分辨能力Δ=輸入滿量程電壓/2^N。分辨率主要由ADC的位數(輸出數字量的位數)決定，也與輸入滿量程有一定的關系。如一個輸出滿量程為0~5V的ADC、8位的ADC，其最小變化量為5V/2^8，約為19.5mV。若將ADC的位寬增加為10位，則ADC的最小變化量為5V/2^10，約為4.88mV。
3) 量化誤差Σ
在量化過程中由于所采樣的電壓不一定能被Δ(最小量化單位)整除，所以量化前后存在一定誤差，此誤差稱為量化誤差。量化誤差屬于原理誤差，無法消除，理論上轉換器的位數越高，各離散電平之間的差值越小，量化誤差就越小。
4) INL
INL (IntergerNonLinear, 積分非線性), 指ADC實際轉換曲線與理想曲線在縱軸方向的差值，單位LSB，用于表示實際轉換曲線與理想的偏差程度。
5) DNL
DNL (DifferentialNonLinear, 微分非線性), 指ADC的實際量化臺階與對應于1LSB的理想值之間的差異。理想ADC偏差為0LSB。若DNL<1LSB，意味著傳輸函數具有單調性，沒有丟碼。
6) SNR
SNR (Signal NoiseRatio，信噪比), ADC輸出信號功耗和噪聲功耗的比值，用dB表示。SNR=10*log(P_signal/P_noise)，其中信號頻譜圖中基波分量有效值，噪聲=總能量-信號能量和諧波能量。理想ADC的噪聲主要來自量化噪聲。
二、提高ADC性能的建議
雖然ADC看起來非常簡單，但它們必須正確使用才能獲得最優(yōu)的性能。ADC具有與簡單模擬放大器相同的性能限制，比如有限增益、偏置電壓、共模輸入電壓限制和諧波失真等。ADC的采樣特性需要我們更多地考慮時鐘抖動和混疊。以下一些指南有助于工程師在設計中充分發(fā)揮ADC的全部性能。
1、模擬輸入
要認真對待ADC的模擬輸入信號，盡量使它保持干凈，“無用輸入”通常會導致“數字化的無用輸出”。模擬信號路徑應遠離任何快速開關的數字信號線，以防止噪聲從這些數字信號線耦合進模擬路徑。
雖然簡化框圖給出的是單端模擬輸入，但在高性能ADC上經常使用差分模擬輸入。差分驅動ADC可以提供更強的共模噪聲抑制性能，由于有更小的片上信號擺幅，因此一般也能獲得更好的交流性能。差分驅動一般使用差分放大器或變壓器實現(xiàn)。變壓器可以提供比放大器更好的性能，因為有源放大器會帶來影響總體性能的額外噪聲源。但是，如果需要處理的信號含有直流成份，具有隔直流特性的變壓器就不能用。在設計預驅動電路時必須考慮驅動放大器的噪聲和線性性能。需要注意的是，因為高性能ADC通常有非常高的輸入帶寬，因此在ADC輸入引腳處直接濾波可以減少混入基帶的寬帶噪聲數量。
2、參考輸入
參考輸入應看作是另一個模擬輸入，必須盡可能保持干凈。參考電壓(VREF)上的任何噪聲與模擬信號上的噪聲是沒有區(qū)別的。一般ADC的數據手冊上會規(guī)定要求的去耦電容。這些電容應放置在離ADC最近的地方。為了節(jié)省電路板面積，PCB設計師有時會將去耦電容放在PCB的背面，這種情況應盡可能避免，因為過孔的電感會降低高頻時電容的去耦性能。VREF通常用來設置ADC的滿刻度范圍，因此減小VREF電壓值會減小ADC的LSB值，使得ADC對系統(tǒng)噪聲更加敏感(1V滿刻度10位ADC的LSB值等于1V/210=1mV)。
3、電源輸入
大多數ADC有分離的電源輸入，一個用于模擬電路，一個用于數字電路。推薦在盡量靠近ADC的位置使用足夠多的去耦電容。盡量減少PCB的過孔數量，并減小從ADC電源引腳到去耦電容的走線長度，從而使ADC和電容之間的電感為最小。就像參考電壓去耦一樣，電路板設計師為了節(jié)省電路板面積有時會把去耦電容放在芯片下方PCB板的背面，基于同樣的理由，這種情況也應避免。ADC數據手冊一般會提供推薦的去耦方案。為了達到特定的性能，電源和地經常會采用專門的PCB層實現(xiàn)。
4、數字輸出
ADC開關數字信號輸出會產生瞬時噪聲，并向后耦合到ADC中敏感的模擬電路部分，從而引發(fā)故障。縮短輸出走線長度以減小ADC驅動的電容負載有助于減小這一影響，在ADC輸出端放置串行電阻也可以降低輸出電流尖峰。ADC數據手冊通常對此也有一些設計建議。